晶圓級芯片可靠性測試後高電阻值異常如何詢失效點？
作者：
網絡
編輯：
網絡
來源：
www.xluohao.com
發布日期： 2020.07.08
所謂的WLCSP晶圓級芯片尺寸封裝，全名Wafer Level Chip Scale Packaging，是指，直接將整片晶圓級封裝製程完後，再進行切割，切完後封裝體的尺寸等於原來晶粒的大小，後續利用重分布層（RDL），可直接將I/O拉出陣列錫球與PCB做連接。
也因隨著輕薄短小的需求，WLCSP成為封裝形式的主流，在WLCSP的封裝體概念下衍生出Fan-in，Fan-out與Info等晶圓級封裝體。然而，此類封裝形式，在可靠度驗證後，常見的失效模式，如錫球界麵、吃錫不良，上板後應力匹配問題。
所以，當要確認WLCSP形式的元件，在可靠度驗證後的失效點時，就更需要留意分析工具的時機點是否會有應力產生，免得反而破壞掉「命案現場」(原有的失效點)，導致更難確認失效真因。
以下這個案例，小編提出三步驟，告訴你失效分析工具該如何選擇？特別是什麽時機點，命案現場才能夠清除，快速讓失效點(defect)無所遁形。輕易找到失效真因。
步驟 : 定位
針對可靠度實驗後產生高阻的WLCSP元件，利用Thermal EMMI故障點熱輻射傳導的相位差，定位到失效位置，是在Solder
Ball 地方。
第二步驟 : 顯像
接著，為了不破壞「命案現場」，因此使用3D X-ray進行立體圖(左下圖)與斷麵圖(右下圖)顯像，找到原來是錫球(Solder Ball)有損毀狀況。
第三步驟 : 切片
在已確認Defect相對位置時，此時即可移除「命案現場」，使用低應力Plasma FIB工具，將失效斷麵切出並分析真因，找到原來是Solder Ball Crack狀況，導致元件高阻值異常而失效。
